VHDL

-

Comentarios

Publicar un comentario

Entradas populares de este blog

EDA Playground

-
Imagen
O frece a los ingenieros una exposición práctica inmediata a la simulación de SystemVerilog, Verilog, VHDL, C ++ / SystemC y otros HDL.   El objetivo es acelerar el aprendizaje del desarrollo de diseño / banco de pruebas con un uso compartido de código más sencillo y un acceso más sencillo a las herramientas y bibliotecas de EDA. Con un simple clic, ejecute su código y vea la salida de la consola en tiempo real. Vea ondas para su simulación utilizando el  visor de ondas basado en navegador  EPWave   . Guarde sus fragmentos de código ("Campos de juego"). Comparta su código y los resultados de la simulación con un enlace web.  Perfecto para discusiones en foros web o correos electrónicos.  Excelente para hacer preguntas o compartir sus conocimientos. Prueba algo rápidamente Pruebe una función de idioma con un pequeño ejemplo. Pruebe una biblioteca que esté pensando en utilizar.
Leer más

CROCODILE CLIPS

-
Imagen
 ¿Qué es Crocodile Clips? Es un simulador eléctrico muy interesante, simple y sencillo de utilizar, donde se puede crear circuitos utilizando símbolos o los mismos objetos. Se pueden simular circuitos básicos, interruptores, bombillas,  baterías, compuertas lógicas, contactores. Características:  Simulación de Circuitos básicos de electricidad con componentes basados en imágenes casi reales. Conexionado rápido entre componentes Medidas básicas de tensión, intensidad y potencia, por burbujas de información, que se muestran en pantalla cuando se pasa el ratón sobre un componente o un conductor eléctrico. Posibilidad de desactivar la edición en circuitos creados por el profesor. En este caso solamente el alumno puede simular el funcionamiento de dichos circuitos. Inserción de textos e imágenes BMP en el esquema. Visualización de flechas con el sentido de la corriente en los conductores eléctricos. Los  componentes  de la librería no son muchos, pero si los suficien...
Leer más

Diferencia entre señal y variable en VHDL

-
Imagen
VHDL utiliza tanto señales como variables, y su funcionamiento es completamente diferente. Es muy importante conocer en detalle el mismo para saber cuando hay que utilizar cada una de ellas. Para entender que es una señal tenemos que asumir que en VHDL no estamos programando, si no que estamos describiendo el comportamiento de un circuito electrónico, compuesto por “componentes”, que son nuestras entidades, que son nuestras señales. Estas señales nos permitirán conectar componentes y procesos entre sí. Por el contrario una variable es simplemente un almacén temporal de un valor que se utiliza como apoyo mientras estamos programando. No tiene ningún significado físico y deriva de los lenguajes de programación. Una vez entendido esto podemos establecer las diferencias básicas entre las dos:  Una señal se declara a nivel de la arquitectura y puede ser leída por varios procesos. Una variable se declara dentro de un proceso y solo puede ser leída y escrita desde él. La asignación a una ...
Leer más